Чем отличается синхронный триггер от асинхронного

Асинхронные и синхронные триггеры

По способу ввода информации бывают асинхронные и синхронные триггеры.

Асинхронные триггеры имеют только информационный вход и срабатывают непосредственно за изменением сигналов на входе.

У синхронных триггеров смены информации на информационных входах недостаточно для срабатывания. Необходим дополнительный импульс, подаваемый на тактирующий вход.

Синхронные сигналы вырабатывают специальными генераторами тактирующих импульсов, которые задают частоту смены информации.

Основной недостаток – незащищенность перед опасными состязаниями сигналов, то есть возникновение временных сдвигов из-за различных задержек распространения сигнала, проходящего по различным цепям, низкая помехоустойчивость.

Срабатывание синхронных триггеров происходит при поступлении тактовых импульсов, длительность которых гораздо меньше их периода. В остальное время на входной сигнал триггер не реагирует, то есть, по сравнению с асинхронным, обладает более высокой помехоустойчивостью.

Способы управления, в зависимости от параметра синхронного входа сигнала, используемых для записи информации, триггеры бывают:

1) со статическим управлением записью (управление по уровню входного сигнала);

2) с динамическим управлением записью (по фронту или срезу);

3) двухступенчатое управление.

Способ управления со статическим управлением записью имеет недостаток – триггер в период действия синхронного импульса ведет себя подобно асинхронному. Срабатывает в момент, когда входной сигнал достигает порогового уровня, то есть продолжает действие тактового импульса. Смена сигнала на информационный вход вызывает новое срабатывание.

При динамическом управлении по фронту или по спаду тактового импульса триггер переключается только при переходе от 0 к 1, или от 1 к 0.

Возможность задержки момента опрокидывания триггера на время длительности тактового импульса позволяют по фронту производить считывание, а по срезу – запись информации.

Двухступенчатые триггеры содержат две ячейки памяти, запись информации в которые происходит последовательно в различные моменты времени. Эту структуру называют «ведущий-ведомый» или MS-структура (Master-Slave).

Первая ступень – промежуточная запись входной информации. Вторая ступень – последовательная запись и хранение.

Формирование нового состояния происходит за два такта.

Ввод информации в ведущую ступень происходит с приходом С1. Перезапись соответственно из ведущего в ведомый – с приходом С2, в это же время происходит обновление информации на Q или .

Управлять можно и одним тактовым импульсом. Запись в ведущую по фронту 0-1, перезапись в ведомую – по фронту 1-0.

Динамические двухступенчатые триггеры называют флип-флоп. Статические – лэт.

Понравилась статья? Добавь ее в закладку (CTRL+D) и не забудь поделиться с друзьями:

Триггеры

Триггер — устройство, которое может находиться в одном из двух устойчивых состояний и переходить из одного состояния в другое под воздействием входного сигнала. При этом напряжение на его выходе скачкообразно изменяется. Триггер является базовым элементом последовательностных цифровых устройств.

Триггеры предназначены для запоминания двоичной информации. В нем может храниться либо 0 либо 1. Использование триггеров позволяет реализовывать устройства оперативной памяти (то есть памяти, информация в которой хранится только на время вычислений). Однако триггеры могут использоваться и для построения некоторых цифровых устройств с памятью, таких как счётчики, преобразователи последовательного кода в параллельный или цифровые линии задержки.

Для удобства использования триггеры имеют два выхода:

• прямой Q;
• инверсный Q .

Логические уровни на этих двух выходах противоположны. Это сделано для удобства соединения триггеров с другими логическими элементами устройств. Некоторые типы триггеров инверсного выхода не имеют.

Состояние триггера определяется по выходному сигналу. Состоянию триггера 1 соответствует на выходе Q высокий уровень сигнала (1). Состоянию триггера 0 соответствует на выходе Q низкий уровень сигнала (0).

Входы триггера делятся на информационные и вспомогательные (управляющие). Сигналы, поступающие на информационные входы, управляют состоянием триггера. Сигналы на вспомогательных входах используются для предварительной установки триггера в требуемое состояние и синхронизации.

Рис. 1 — Стандартное обозначение триггера

Обозначения входов триггеров:

Число входов зависит от структуры и функций, выполняемых триггером.

Классификация триггеров

По способу приема информации:

• Асинхронные триггеры воспринимают информационные сигналы и реагируют на них в момент появления на входах триггера.
• Синхронные(тактируемые )триггеры реагируют на информационные сигналы при наличии разрешающего сигнала на специальном управляющем входе С, называемом входом синхронизации.

Синхронные триггеры подразделяются на:

• Триггеры со статическим управлением воспринимают информационные сигналы при подаче на вход С уровня 1 (прямой С-вход) или 0 (инверсный С-вход).
• Триггеры с динамическим управлением воспринимают информационные сигналы при изменении сигнала на С—входе от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход).

По принципу построения триггеры со статическим управлением подразделяются на:

• Одноступенчатые триггеры характеризуются наличием одной ступени запоминания информации.
• В двухступенчатых триггерах имеются две ступени запоминания информации. Вначале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе.

По функциональным возможностям различаются:

• триггер с раздельной установкой состояний 0 и 1 (RS-триггер);
• триггер с приемом информации по одному входу D (D-триггер или триггер задержки);
• триггер со счетным входом Т (T-триггер);
• универсальный триггер с информационными входами J и K (JK-триггер).

Наибольшее распространение в цифровых устройствах получили RS-триггер с двумя установочными входами, тактируемый D-триггер и счетный Т-триггер.

Для обозначения функциональных возможностей триггеров в интегральном исполнении используется следующая маркировка: TR — RS-триггер; TB — JK-триггер; ТМ — D-триггер. В качестве базовых логических элементов можно использовать элементы ИЛИ-НЕ, И-НЕ. Поскольку триггер является простейшим ПЦУ, закон функционирования может быть задан таблицей переходов, в которой входные сигналы в момент их изменения и состояние триггера обозначены индексом t, а после переключения — индексом t+1.

Основные характеристики триггеров

• Быстродействие — максимальная частота переключения состояний триггера.
• Чувствительность — наименьшее напряжение на входе (пороговым напряжением), при котором происходит переключение.
• Помехоустойчивость — способность триггера нормально работать в условиях помех.
• Функциональные возможности характеризуются числом входных сигналов.

RS-триггер

Асинхронный RS-триггер c прямыми входами

Асинхронный RS-триггер c прямыми входами имеет два информационных входа S и R, используемые для установки соответственно 1 и 0, а также два выхода: прямой и инверсный. RS-триггер построен на двух логических элементах ИЛИ-НЕ, соединенных в контур (рис. 2).

При комбинации сигналов S=1, R=0 (табл. 1) триггер переходит в состояние 1 независимо от предыдущего состояния. При S=0, R=1 триггер устанавливается в состояние 0. Комбинация сигналов S=0, R=0 не изменяет состояния триггера, т. е. состояние триггера в момент t+1 равно состоянию триггера в момент t. Набор сигналов S=1, R=1 является запрещенным, так как он приводит к нарушению работы триггера и неопределенности его состояния.

St	Rt	Qt	Qt+1
1	1
1
1	1
1	1
1	1	1
1	1	—
1	1	1	—

RS-триггер может быть построен на элементах «И-НЕ» (рис. 3). Вход S (Set) позволяет устанавливать выход триггера Q в единичное состояние при подаче на его вход логического нуля. Вход R (Reset) позволяет сбрасывать выход триггера Q в нулевое состояние при подаче на его вход логического нуля.

Так как триггер при построении его на различных элементах работает одинаково, то его изображение на принципиальных схемах тоже одинаково. Изображение простейшего триггера на принципиальных схемах приведено на рисунке 4.

а)	б)

Синхронный RS-триггер со статическим управлением

Схема триггера позволяет запоминать состояние логической схемы, но так как в начальный момент времени может возникать переходный процесс (в цифровых схемах этот процесс называется опасные гонки), то запоминать состояния логической схемы нужно только в определённые моменты времени, когда все переходные процессы закончены. То есть цифровые схемы требуют синхросигнала. Все переходные процессы должны закончиться за время периода синхросигнала.Для таких цифровых схем требуются синхронные триггеры.

Синхронный RS-триггер со статическим управлением (рис. 3) отличается от асинхронного наличием С-входа, на который поступают синхронизирующие (тактовые) сигналы. Синхронный RS-триггер принимает состояние 1, если на входы С и S поступают уровни 1, или сохраняет единичное состояние при отсутствии единичных сигналов на входе С или R.

Схема синхронного триггера приведена на рисунке 5, а обозначение на принципиальных схемах на рисунке 6.

Рис. 5 — Схема синхронного триггера на схемах «И-НЕ»

Синхронный RS-триггер с динамическим управлением

В синхронном RS-триггере с динамическим входом (рис. 7) информация воспринимается триггером со входов S и R при смене уровней С=1 на С=0.

JK-триггер

JK-тригггер (рис. 8) представляет собой двухступенчатый синхронный триггер. Закон функционирования JK-триггера задан в табл. 2.

Если на входе J высокий потенциал, а на входе K – ноль, то триггер установится в единичное состояние. Если на входе J – ноль, а на входе К высокий потенциал, то триггер «сбросится» в нулевое состояние. Когда J=K=0 независимо от тактовых импульсов состояние триггера не меняется. .В отличие от RS-триггера JK-триггер не имеет запрещенных комбинаций сигналов на входах J и К: при J=1 и K=1 триггер изменяет свое состояние на противоположное. В этом случае триггер работает как делитель частоты на два

Рис. 8 — Условное графическое обозначение JK-триггера

Входы	Выход	Состояние
Jt	Кt	Qt+1
1	1	Запись 1
1	Запись 0
Qt	Хранение
1	1	Qt	Счетный режим

На рис. 9 представлен синхронный JK-триггер с динамическим управлением и выводами предустановки S и R. Такой триггер изменяет состояние по фронту (переход от «0» к «1») тактового импульса на входе С.

Т-триггер

Т-триггер (счетный триггер) имеет один вход Т, куда подают тактирующие (счетные) импульсы. Функционирование T-триггера описывается диаграммой на рис. 10. После подачи каждого тактирующего импульса состояние Т-триггера меняется в обратное (инверсное) предыдущему состоянию.

Рис. 10 — Временная диаграмма работы Т-триггера

Рис. 11- Условное графическое обозначение Т-триггера

D-триггер

D-триггер (от англ. delay) запоминает входную информацию при поступлении синхроимпульса.

Хранение информации в D-триггерах обеспечивается за счет синхронизации, поэтому все реальные D-триггеры имеют два входа: информационный D и синхронизации С (рис. 12). Под действием синхросигнала С информация, поступающая на вход D, принимается в триггер, но на выходе Q появляется с задержкой на один такт. В D-триггере с динамическим входом прием в триггер информации со входа D происходит в момент смены на входе С уровня 0 на уровень 1.

Рис. 12 — Схема D-триггера

C	D	Qt+1
1
1	1	1

Условное графическое обозначение D-триггера показано на рис. 13.

Рис. 13 — Условное графическое обозначение D-триггера

Так как информация на выходе остается неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защелкой. Легче всего объяснить появление этого названия по временной диаграмме, приведенной на рисунке 14.

Рис. 14 — Временная диаграмма D-триггера

По этой временной диаграмме видно, что триггер-защелка хранит данные на выходе только при нулевом уровне на входе синхронизации. Если же на вход синхронизации подать активный высокий уровень, то напряжение на выходе триггера будет повторять напряжение, подаваемое на вход этого триггера. Входное напряжение запоминается только в момент изменения уровня напряжения на входе синхронизации C с высокого уровня на низкий уровень. Входные данные как бы «защелкиваются» в этот момент. Отсюда и название — триггер-защелка.

Принципиально в этой схеме входной переходной процесс может беспрепятственно проходить на выход триггера. Поэтому там, где это важно, необходимо сокращать длительность импульса синхронизации до минимума. Чтобы преодолеть такое ограничение были разработаны триггеры, работающие по фронту. Схема такого триггера приведена на рисунке 15, а обозначение на принципиальных схемах на рисунке 16.

Рис. 15 — Схема универсального D-триггера

Рис. 16 — Обозначение универсального D-триггера на принципиальных схемах

На рис. 17 представлено условное обозначение D-триггера микросхемы К155ТМ2, содержащей два D-триггера. Входы R и S выполняют те же функции, что и в RS-триггере.

Рис. 17 — D-триггер микросхемы К155ТМ2

D-триггер несложно преобразовать в счетный триггер, т. е. такой, состояние которого изменяется после поступления очередного импульса на счетный вход. Для обеспечения счетного режима необходимо вход D соединить с инверсным выходом триггера (рис. 18,а). Из логики работы D-триггера следует, что после прихода импульса на вход С состояние триггера будет изменяться на противоположное. Это иллюстрируется временными диаграммами, или эпюрами напряжений (рис. 18,б). Подобно таблице истинности, эпюры напряжений дают наглядное представление о работе устройства.

Рис. 18 — Работа D-триггера в счетном режиме а) — соединение выводов, б) — временные диаграммы

Необходимо отметить, что изменение состояния D-триггера данного типа происходит при изменении напряжения на счетном входе с низкого уровня на высокий. Такое изменение напряжения часто называют положительным перепадом напряжения или фронтом импульса. Реакцию триггера на положительный перепад напряжения отображают косой чертой, пересекающей линию входа С (рис. 18,а). Аналогично изменение напряжения с высокого уровня на низкий называют отрицательным перепадом напряжения, спадом или срезом импульса. На схемах это отображают также косой чертой, но повернутой на 90° относительно показанной на рисунке 18,а. В зависимости от своей внутренней структуры триггер реагирует или на положительный, или на отрицательный перепад напряжения.

Асинхронные и синхронные триггеры

По способу ввода информации бывают асинхронные и синхронные триггеры.

Асинхронные триггеры имеют только информационный вход и срабатывают непосредственно за изменением сигналов на входе.

У синхронных триггеров смены информации на информационных входах недостаточно для срабатывания. Необходим дополнительный импульс, подаваемый на тактирующий вход.

Синхронные сигналы вырабатывают специальными генераторами тактирующих импульсов, которые задают частоту смены информации.

Основной недостаток – незащищенность перед опасными состязаниями сигналов, то есть возникновение временных сдвигов из-за различных задержек распространения сигнала, проходящего по различным цепям, низкая помехоустойчивость.

Срабатывание синхронных триггеров происходит при поступлении тактовых импульсов, длительность которых гораздо меньше их периода. В остальное время на входной сигнал триггер не реагирует, то есть, по сравнению с асинхронным, обладает более высокой помехоустойчивостью.

Способы управления, в зависимости от параметра синхронного входа сигнала, используемых для записи информации, триггеры бывают:

1) со статическим управлением записью (управление по уровню входного сигнала);

2) с динамическим управлением записью (по фронту или срезу);

3) двухступенчатое управление.

Способ управления со статическим управлением записью имеет недостаток – триггер в период действия синхронного импульса ведет себя подобно асинхронному. Срабатывает в момент, когда входной сигнал достигает порогового уровня, то есть продолжает действие тактового импульса. Смена сигнала на информационный вход вызывает новое срабатывание.

При динамическом управлении по фронту или по спаду тактового импульса триггер переключается только при переходе от 0 к 1, или от 1 к 0.

Возможность задержки момента опрокидывания триггера на время длительности тактового импульса позволяют по фронту производить считывание, а по срезу – запись информации.

Двухступенчатые триггеры содержат две ячейки памяти, запись информации в которые происходит последовательно в различные моменты времени. Эту структуру называют «ведущий-ведомый» или MS-структура (Master-Slave).

Первая ступень – промежуточная запись входной информации. Вторая ступень – последовательная запись и хранение.

Формирование нового состояния происходит за два такта.

Ввод информации в ведущую ступень происходит с приходом С1. Перезапись соответственно из ведущего в ведомый – с приходом С2, в это же время происходит обновление информации на Q или .

Управлять можно и одним тактовым импульсом. Запись в ведущую по фронту 0-1, перезапись в ведомую – по фронту 1-0.

Динамические двухступенчатые триггеры называют флип-флоп. Статические – лэт.

Асинхронные RS-триггеры.

V
Х
Х	Х	Z

X – не имеет значения

Z – высокоимпедансное значение выхода (выход отключен от обеих шин источника питания и выходных клемм)

Отсутствие запрещенного состояния обусловлено тем, что не введены выводы .

Синхронные RS-триггеры.

При С = 0 на выходах DD2 и DD1 логическая «1» и RS-триггер на DD3 и DD4 находится в состоянии хранения информации (и не реагирует на изменение R и S). При С = 1, информация на управляющих входах RS-триггера зависит от состояния входа R и S, проинвертированных DD2 и DD1. Входы S_a¯ и R_a¯ предназначены для асинхронной установки триггера в заданное состояние.

Двухступенчатые RS-триггеры.

При высоком уровне на входе С происходит запись в ведущий RS-триггер на DD1 – DD4. Ведомый триггер на DD6 – DD9 блокирован низким уровнем с выходом DD5. При низком уровне на входе С блокируется ведущий триггер (переходит в состояние хранения информации). Высокий уровень с выхода DD5 разрешает перезапись с выхода ведущего на вход ведомого.

JK-триггеры

JK-триггеры не имеют неопределенных состояний. При всех входных комбинациях, кроме J = K = 1, они действуют подобно RS-триггеру. Причем J играет роль S, а К=R.

При J=K=1 в каждом такте происходит опрокидывание триггера и выходные сигналы меняют свое значение.

JK-триггеры относятся к универсальным устройствам (регистры, счетчики, делители), но кроме того, путем определенных соединений выводов, легко преобразуются в триггеры других типов.

По схеме JK-триггеры отличаются от RS-триггеров наличием обратной связи с выхода на вход, поэтому состояние JK-триггера зависит не только от сигналов на входах J и K, но и от логической связи с ними сигнала с выходов Q и Q¯. Элементы временной задержки играют роль стабилизированного состояния триггера и на его функциональные свойства не влияют. Назначение – создание временного сдвига между моментом ввода входной информации J n Q n ¯ или K n Q n и начала выхода Q n +1 и Q n +1 ¯.

Без этих цепей во время действия комбинации J n = K n = 1 началась бы генерация для предотвращения которой задержка должна быть превыше длительности тактирующих импульсов.

Действие JK-триггера: Q n +1 = J n Q n ¯VK n ¯Q n .

Триггер организован по принципу ведущий-ведомый и имеет по 3 входа J и K, связанных операцией &, синхронный вход С, а также асинхронные входы и для установки триггера в состояние «0» и «1» независимо от сигналов информационных и тактовых входов.

У ТВ6 отсутствует вход , у ТВ10 отсутствует вход . У ТВ11 объединены входы С и для двух триггеров. У ТВ15 – вход , что позволяет преобразовывать эти триггеры путем объединения J и .

RS-триггер. (в скобках R-триггер)

D–триггеры имеют только один информационный вход. Сигнал на выходе Q в такте n+1 повторяет входной сигнал D n в предыдущем такте n и сохраняет это состояние до следующего тактирующего импульса, то есть осуществляется задержка на один такт информации, существующей на входе D (Delay).

D–триггеры серии ТМ7 со статическим управлением внутренними, объединенными попарно, синхронизирующими входами используются в качестве четырехразрядного регистра хранения информации с попарным тактированием разряда, а также в качестве буферной памяти и элемента задержки.

У ТМ5 отсутствует инверсный выход.

ТМ8 – с динамическим управлением.

У DV-триггера разрешающий уровень появляется до сигнала. Если V = 1, то триггер функционирует как D-триггер, при V = 0 – переходит в режим хранения информации. Это расширяет функцию D-триггера, который не может хранить информацию более одного такта.

T-триггер – счетный триггер, который имеет один информационный вход и меняет свое состояние всякий раз, когда меняет свое значение входной сигнал. В зависимости от того, фронт или срез используется для управления, считается, что триггер имеет прямой или инверсный вход. Единственный вид триггера, состояние которого определяется состоянием в предыдущем такте, а не от входной информации. Выполняет операцию сложения по модулю 2. Легко получается из D- или JK-триггера.

TV-триггер Сихронный TV-триггер

Несимметричные триггеры (Триггеры Шмита).

Триггер Шмитта на транзисторах. Нужен для ускорения сигнала.

КМОП	ТТЛ
R1	(10 50)k	(200 500)k
R2	(0,1 1)k	(2,2 3,3)k

Счетчики импульсов. Двоичные счетчики и счетчики с произвольным коэффициентом счета. Принцип действия, структурные и принципиальные схемы, временные диаграммы работы счетчиков, их основные параметры. Разновидности счетчиков, особенности использования счетчиков при создании цифровых систем управления.

Счетчиком называется устройство, сигналы на выходе которого в определенном коде отображают число импульсов, поступивших на счетный вход. Счетчик, образованный цепочкой из m триггеров может подсчитать в двоичном коде импульсов. Каждый из триггеров называется разрядом счетчика. Число называется коэффициентом или модулем счета.

Информация может сниматься с прямых и инверсных выходов триггеров. Когда число входных импульсов , то при n входа равном Kсч происходит переполнение, счетчик возвращается в нулевое состояние и повторяет цикл. Каждый разряд счетчика делит частоту входных импульсов пополам. Для периодических сигналов .

Коэффициент счета называют коэффициентом деления, следовательно каждый счетчик может использоваться как делитель частоты.

Основные параметры: емкость и быстродействие. Емкость численно равна коэффициенту счета и характеризует число импульсов, доступных счету за 1 цикл. Быстродействие определяется двумя параметрами: разрешающей способностью и временем установления.

Под разрешающей способностью подразумевают минимальное время между двумя сигналами, при которых еще не возникают сбои в работе t разр.сч.

Время установления кода t уст равно времени между моментом поступления входного сигнала и переходом счетчика в новое состояние.

Счетчики классифицируются следующим образом:

1) по модулю счета:

· с произвольным фиксированным модулем счета

· с переменным модулем

2) по направлению счета:

3) по способу организации внутренних связей

· с последовательным переносом (асинхронные)

· с параллельным переносом (синхронные)

· с комбинированным переносом

Классификационные признаки независимы и могут встречаться в разных комбинациях.

Число, записанное в счетчик, определяется по формуле:

где m – номер триггера,

Q – может принимать значение «1» и «0»,

– вес младшего разряда.

Введением дополнительных логических связей (обратных и прямых) счетчики могут быть обращены в недвоичные, для которых . Например, двоично-десятичные с Ксч= 10 (двоичный по коду счета, десятичный по числу состояний). Организуется из 4-х разрядных двоичных путем исключения избыточных состояний за счет введения дополнительных связей. Когда счетчик используется в качестве делителя, направление счета роли не играет.

Счетчики с последовательным переносом представляют собой цепочку триггеров, в которых импульсы, подлежащие счету, поступают на вход 1-го триггера, а сигнал переноса передается последовательно от одного разряда к другому.

Достоинства: простота схемы и увеличение разрядности.

Недостатки: низкое быстродействие из-за последовательного принципа работы.

Счетчики с параллельным переносом.

У них счетные импульсы подаются одновременно на все тактовые входы, а каждый из триггеров цепочки служит по отношению к последующему только источником информационных сигналов. Срабатывание триггеров параллельного счетчика происходит синхронно, а задержка переключения всего счетчика равна задержке одно триггера.

В счетчике с параллельно-последовательным переносом триггеры соединены в группы так, что отдельные группы образуют счетчики с параллельным переносом внутри группы, а группы соединяются в счетчик с последовательным переносом. Общий коэффициент счета равен произведению коэффициентов счета всех групп.

Логические триггеры: схемы, классификация, устройство, назначение, применение

Логические триггеры что это?

Триггер — простейшее последовательностное устройство, которое может находиться в одном из двух возможных состояний и переходить из одного состояния в другое под воздействием входных сигналов. Триггер является базовым элементом последовательностных логических устройств. Входы триггера разделяют на информационные и управляющие (вспомогательные). Это разделение в значительной степени условно. Информационные входы используются для управления состоянием триггера. Управляющие входы обычно используются для предварительной установки триггера в некоторое состояние и для синхронизации.

Триггеры классифицируют по различным признакам, поэтому существует достаточно большое число классификаций. К сожалению, эти классификации не образуют стройной системы, но инженеру необходимо их знать.

Классификация триггеров

• по способу приема информации;
• по принципу построения;
• по функциональным возможностям.

Асинхронный триггер

Асинхронный триггер – изменяет свое состояние непосредственно в момент появления соответствующего информационного сигнала.

Синхронные триггеры

Синхронные триггеры в свою очередь подразделяют на триггеры со статическим (статические) и динамическим (динамические) управлением по входу синхронизации C. Статические триггеры воспринимают информационные сигналы при подаче на вход C логической единицы (прямой вход) или логического нуля (инверсный вход).

Динамические триггеры воспринимают информационные сигналы при изменении (перепаде) сигнала на входе C от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход).

Статические триггеры

Статические триггеры в свою очередь подразделяют на одноступенчатые (однотактные) и двухступенчатые (двухтактные). В одноступенчатом триггере имеется одна ступень запоминания информации, а в двухступенчатом — две такие ступени. Вначале информация записывается в первую ступень, а затем переписывается во вторую и появляется на выходе. Двухступенчатый триггер обозначают через ТТ.

Различие триггеров по функциональным возможностям

• с раздельной установкой состояния 0 и 1 (RS-триггеры);
• универсальные (JK-триггеры);
• с приемом информации по одному входу D (D-триггеры, или триггеры задержки);
• со счетным входом Т (Т-триггеры).

Обозначение входов триггеров

Входы триггеров обычно обозначают следующим образом:

S — вход для установки в состояние «1»;

R — вход для установки в состояние «0»;

J — вход для установки в состояние «1» в универсальном триггере;

К — вход для установки в состояние «0» в универсальном триггере;

Т — счетный (общий) вход;

D — вход для установки в состояние «1» или в состояние «0»;

V — дополнительный управляющий вход для разрешения приема информации (иногда используют букву Е вместо V).

Рассмотрим некоторые типы триггеров и их реализацию на логических элементах.

Асинхронный RS-триггер

Обратимся к асинхронному RS-триггеру, имеющему условное графическое обозначение, приведенное на рис. 3.54.

Триггер имеет два информационных входа: S (от англ. set) и R (от англ. reset).

Закон функционирования триггеров удобно описывать таблицей переходов, которую иногда также называют таблицей истинности (рис. 3.55). Через S’, R’, Q’ обозначены соответствующие логические сигналы, имеющие место в некоторый момент времени t, а через Q t + 1 — выходной сигнал в следующий момент времени t+1.

Комбинацию входных сигналов S’ = l, R’ =1 часто называют запрещенной, так как после нее триггер оказывается в состоянии (1 или 0), предсказать которое заранее невозможно. Подобных ситуаций нужно избегать.

Рассматриваемый триггер может быть реализован на двух элементах ИЛИ-НЕ (рис. 3.56).

Необходимо убедиться, что эта схема функционирует в полном соответствии с приведенной выше таблицей переходов.

Микросхема К564ТР2 содержит 4 асинхронных RS-триггера и один управляющий вход (рис. 3.57).

В асинхронном RS-триггере на элементах И-НЕ переключение производится логическим «0», подаваемым на вход R или S, т. е. реализуется обратная рассмотренной ранее таблица переходов (рис. 3.58). Запрещенная комбинация соответствует логическим «0» на обоих входах.

Синхронный RS-триггер

Рассмотрим синхронный RS-триггер (рис. 3.59).

Если на входе С — логический «0», то и на выходе верхнего входного элемента «И-НЕ», и на выходе нижнего будет логическая «1». А это, как отмечалось выше, обеспечивает хранение информации.

Если же на вход синхронизации С подана логическая единица, то схема реагирует на входные сигналы точно так же, как и рассмотренная ранее (рис. 3.56).

Триггер типа MS

Рассмотрим принцип построения двухступенчатого триггера, который называют также триггером типа MS (от англ. master, slave, что переводят обычно как «ведущий» и «ведомый»). Его упрощенная структурная схема приведена на рис. 3.60. В схеме имеются два одноступенчатых триггера (ведущий М и ведомый S) и два электронных ключа (Кл1 и Кл2). Временная диаграмма сигнала синхронизации, поясняющая работу триггера, приведена на рис. 3.61. Рассмотрим ряд временных интервалов указанной диаграммы:

t < t_a — ведущий триггер отключен от информационных входов, ведомый триггер подключен к ведущему;

t_a < t < t_b — ведущий триггер отключен от информационных входов, ведомый триггер отключен от ведущего;

t_b < t < t_c — ведущий триггер подключен к информационным входам, ведомый триггер отключен от ведущего. В ведущий триггер записывается информация, поданная на входы;

t_c < t < t_d — ведущий триггер отключен от информационных входов, ведомый триггер отключен от ведущего;

t_d < t — ведущий триггер отключен от информационных входов, ведомый триггер подключен к ведущему, информация из ведущего триггера переписывается в ведомый. Это происходит сразу после момента времени t_d и означает, что фактически двухступенчатый триггер срабатывает при изменении сигнала синхронизации от 1 к 0. При этом выходные сигналы определяются теми входными информационными сигналами, которые имели место непосредственно перед отрицательным фронтом сигнала синхронизации.

JK-триггер

Рассмотрим JK-триггер (от англ. jump иkeep), отличающийся от рассмотренного RS-триггера тем, что появление на обоих информационных входах (J и К) логических единиц (для прямых входов) приводит к изменению состояния триггера. Такая комбинация сигналов для JK-триггера не является запрещенной.

В остальном JK-триггер подобен RS-триггеру, причем роль входа S играет вход J, а роль входа R — вход К.

JK-триггеры реализуют в виде триггеров типа MS или в виде динамических триггеров (т. е. JK-триггеры являются синхронными).

На рис. 3.62 приведено условное графическое обозначение двухступенчатого JK-триггера.

Обратимся к динамическим триггерам. Для них характерно блокирование информационных входов в тот момент, когда полученная информация передается на выход. Нужно отметить, что в отношении реакции на входные сигналы динамический триггер, срабатывающий при изменении сигнала на входе С от 1 к 0, подобен рассмотренному двухступенчатому триггеру, хотя они отличаются внутренним устройством.

Для прямого динамического С-входа используют обозначения, приведенные на рис. 3.63, а, а для инверсного динамического С-входа, используют обозначения, приведенные на рис. 3.63, б.

D-триггер

Рассмотрим D-триггер (от англ. delay), повторяющий на своем выходе состояние входа. Рассуждая чисто теоретически, D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы (рис. 3.64).

Условное графическое обозначение D-триггера приведено на рис. 3.65.

Т-триггер

Рассмотрим Т-триггер, который изменяет свое логическое состояние на противоположное по каждому активному сигналу на информационном входе Т. Условное графическое обозначение двухступенчатого Т-триггера приведено на рис. 3.66.